如何实现高功率密度的工业电源
图2 PFC级的原理示意图
这里采用的控制器是FAN4810，该器件包含了先进的平均电流“升压”型功率因数校正实现电路，电源因此能够完全满足IEC1000-3-2规范的要求。它还包含了TriFault Detect功能，有利于确保不会因PFC中单个组件的故障造成不安全事件。1A的栅极驱动器又极大降低了对外部驱动器电路的需求。此外，它的功率要求电感规格很低，既提高了效率也降低了组件成本。该PFC还带有峰值限流、输入电压中断保护功能，还有一个过压比较器，可在发生负载突然减小事件时关断PFC部分。时钟输出信号可差模电感器用来同步下游的PWM级，以减少系统噪声。
图3中，绿色曲线的较厚区域代表电流纹波，PFC IC在峰值输入电压下消耗电流较多，过零时没有电流。粉色曲线代表整流器输入电压，蓝色曲线为输出电压。
图3 CCM PFC的行为
LLC拓扑
提高电源效率的方法之一是采用零电压开关拓扑。在这种拓扑中，电路中的电源开关在电压极低时导通。对于钳位感应开关MOSFET，导通损耗PON LOSS可由下式粗略求得：
IL为流经工字电感器MOSFET的负载电流，VDS(SW)为MOSFET导通前的漏源电压，tON为导通时间，而fSW 则为开关频率。
在硬开关拓扑中，VDS(SW)是总线电压，对带有PFC前端级的应用来说一般约为400V。对于零电压开关，该电压被降至MOSFET二极管的正向电压降，在1V左右，从而极大地减小了导通开关损耗。
图4所示为LLC谐振转换器的模块示意图。其核心组件是谐振网络，在输入端电压波形和流入输入端的电流之间产生相位滞后，加载在输入端的电压波形是方波，利用半桥或全桥电路很容易就可以从PFC输出电压中产生。
图4 LLC谐振转换器模块示意图和零电压开关波形
如果忽略桥式电功率电感器路中死区时间效应以及更高阶谐波的出现，那么流入谐振网络的电流可近似表示为正弦波。由于流入谐振电路的电流滞后于电压基波，当MOSFET处于导通状态时，电流从两个方向流入，如图4所示。MOSFET在电流流经体二极管时导通，导致“零”电压开关。这种方法带来的一个额外好处是导通时产生的EMI较低，这是因为高dv/dt和di/dt转换时间要短得多，而且通常没有标准硬开关应用中不可避免的反向恢复效应。
由于谐振电路的输出是周期性的，因此需要对之进行整流。这可以采用如图4所示的全波整流器或一个带中心抽头（centre-ta模压电感器p）的整流器来完成。
最后，AC-DC电源中的谐振网络基本上都会采用一个变压器。该变压器执行两项任务：其一是提供初级端和次级端之间必需的安全隔离；其二是通过它的匝数比控制电源的总体电压转换比率。
为了避免Q1和Q2同时导通的风险，需要一定的死区时间。以Q1的关断波形为例。流经开关的电流很大，接近峰值电流。关断期间的电压摆幅为满总线电压，因此关断步骤是无损耗的。
要确保Q2的零电压开关，Q1的漏源电容完全充电十分重要，这意味着充电时间不应该超过死区时间。若总线电压为VBUS，开关时电流为ISW，有效漏源电容为CDSeff，则电容的充电时间tSW可由下式计算出：
VBUS由设计条件事先确定。如果CDSeff为零，Q2就会如预期地实现零电压开关。如果CDSeff非常大，Q2为硬开关工作。轻载下ISW很小，当负载足够小时，最终也会发生Q2硬开关。
有时可为每个MOSFET并联一个电容。如果其容量选择适当，就可以降低关断损耗，同时又不影响较轻负载下的零电压开关性能。平面变压器厂家 | 平面电感厂家
电源设计10个阶段测试全攻略（泰克好资源分享）白皮书简介：本指南将根据电源设计的工作流程，结合泰克多年电源行业测试经验，提供电源设计10个阶段的最佳实践以及各个测试阶段的详细攻略。
点击前往下载
此帖出自电源技术论
开关电源功率因素校正（PFC）及其工作原理1 引言开关电源以其效率高、功率密度高而在电源领域中占主导地位。但传统的开关电源存在一个致命的弱点，功率因数低，一般为0.45～0.75，而且其无功分量基本上为高次谐波，其中3次谐波幅度约为基波幅度的
利用FPGA实现高性能的罪犯抓捕系统由于高科技工具成为抓捕罪犯的武器中越来越关键的部分，因此执法机构和安全专业人员不断寻求更快更方便的数据收集和解读方式就不足为奇了。针对这一领域的应用越来越复杂，必须适应不断演变的要求，并把成本控制在机