FPGA的低功耗设计分析
设计方法
为使设计消耗最小的动态功耗，可采用优化的算法来降低多余和无意义的开关活动，例如具有许多不同状态的状态机。一个二进制编码的状态机将通过触发器产生多个比特并形成插件电感组合逻辑，采用格雷码或One-hot编码可降低从一个状态到另一个状态的开关次数。同时工程师在实现降低功耗的目标时，需要平衡格雷码所需的额外组合逻辑，或One-hot编码所需的贴片电感附加触发器。
数据保护和操作数隔离是另一种降低功耗的技术。在这种技术中只要没有输出，数据路径算子的输入都会保持稳定。输入的开关行为会波及其它电路，因此即使在忽略输出的情况下也能消耗功率，例如某个集成了基本算术逻辑单元(ALU)的设计。通过保持输入的稳定性(停止开关)，开关动作的数量就能得到减少。这种方法为每个模块的输入端提供了保护逻辑(触发器和/或门电路)，减少了开关动作，从而降低了系统整体的功耗。
在时钟网络上减少开关动作也可大幅降低功耗。多数可提供独立全局时钟的FPGA是分割为几工字电感器部分的，若一个设计间歇地采用部分逻辑，就可关掉其时钟以节省功耗。最新FPGA中的PLL可禁止时钟网络并支持时钟转换，因此既可关掉时钟也可转换为更低频率模压电感器的时钟。更小的逻辑部分能够潜在地使用本地/局域时钟来替代全局时钟，因此不必使用不相称的大型时钟网络。
对易受干扰的设计而言，减少意外的逻辑干扰可大幅降低动态功耗。意外干扰是在组合逻辑输出时产生的暂时性逻辑转换。减少这种效应的一个方法是重新考虑时序设计，以平衡时序关键路径和非关键路径间的延迟。用户可在软件工具的帮助下应用这种方法，例如某软件可通过组合逻辑移动寄存器的位置，以实现平衡时序。另外一种方法是引入流水线结构，电感器生产以减少组合逻辑深度，流水线还有助于增加速度。第二种方法对无意外干扰设计的效果不明显，相反还可能增加功耗。
功率分析工具
方便快捷的精确功率估算工具，不仅有助于设计工程师对功率进行定量评估，同时也有助于加快产品设计进度。如果在初期功率评估工具和数据表中没有实际数据，设计工程师就不能在设计阶段走得更远。获取初期评估数据工具，可使设计人员在设计开始之前就进行功率估算。此外作为设计规划，工程师可将布局和布线设计加载到更精确的功率评估持续当中，从而得到一个更精准的功耗描述。最好的评估工具可使仿真文件无缝集成到电源工具中，因而能够获得开关功率的精确描述；若不能进行仿真，则该工具也能自动给出FPGA设计的评估参数。
平面变压器厂家 | 平面电感厂家智能显示器LED背光驱动器案例分析小型便携式电子系统一直在不断向前发展，诸如移动电话、PMP(个人媒体播放器)、DSC(数码相机)、DVC(数字摄像机)、PME(便携式医疗设备)和GPS(全球定位系统)，功能特性一代比一代丰富。随之而
MCS-51单片机访问超大容量存储器的实现1 引言MCS－51系列单片机有着优越的性价比，因此应用面宽，使用量也非常大；然而它只有16位地址线，最大能访问的存储空间为64K，且扩展接口与存储器统一编址，扩展接口会占用大量的地址空间，致使该系列
电源离奇出现故障，请大家帮忙分析一下原因电源是12V10A的，3842反激，上次做了几百个到客户那里，有几个电源坏了，症状是空载一闪一闪的，不能带载，辅助绕组给IC供电跟不上，拆开看看，是1206的贴片电阻坏了，IC供电是这样的，就是变压器辅助绕组串联一个UF4007，再串联一个1206封装10欧姆的电阻给IC供电，现在就是这个电阻坏了，我算了又算，这没理由啊，IC工作电流是15mA，先算一下功耗，压降是0.01