TMS320C672x系列浮点DSP的EMIF研究与应用
3．1 Flash的硬件连接
AM29LV800BB～90EC型Flash具有19根地址线，而TMS320C6722 EMIF只有14根地址线(EBA0～EBA1、EA0～EA11)。因此，EMIF与Flash连接时地址线不够用，需要扩展高位地址线，这里提出两种扩展方法：GPIO扩展和CPLD地址锁存器扩展。
3．1．1 GPIO扩展
TMS320C672X MCASP通道的各功能引脚都可以作为通用的I／O接口，直接与Flash存储器的高位地址线连接。硬件原理图如图5所示研。图5中，任何在复位时可下拉的GPIO引脚都可贴片电感器用于控制Flash启动器的地址线A[18：13]。
3．1．2 CPLD地址锁存器扩展
在CPID中设计一个地址锁存器74L273，通过74L273的输出口扩展7根高位地址线A11～A17，分别与Flash的A12～A18连接。EMW的EM_A[11]作为CPLD锁存器的输入选通端选，EMIT数据线作为锁存器的输入，如功率电感图6所示。
3．2 FLash的软件配置
在EMIF异步接口中，AICR是唯一需要编程的寄存器。根据Flash器件的特性，配置如下：
3．3 Flash的软件操作
TMS320C672x DSP的存储器中EMIF访问的外部异步器件Flash空间地址映射为0x90000000～0x9FFFFFFF之间。由于Flash数据总线宽度为16位，因此在硬件设计时选用半字寻址，即EMIF的BA[1]连接Flash的A[0]。根据配置寄存器A1CR中数据总线宽度的配置，访问异步器件时TMS320C6722中内部地址和EMIF地址引脚对应如表1所示。
Flash在读操作中类似于普通的ROM，在写操作中需要使用一些特殊命令字，按一定的顺序电感器生产厂家编程，且可随时编程，编程命令根据器件参考资料。对Flash的读／写流程如图共模电感7所示。
由表1知，对Flash进行16位数据写操作时每次偏移地址需要左移1位，即：*(short int*)(0x90000000+i*2)=shortint i：／／对Flash的i地址写入16位数据i由于此Flash高位地址线为扩展的地址线，必然导致访问Flash时地址不连续。每次只能连续访问Flash内部4 Kx16 Bit空间，即0x9000_0000～0x9000_1FFE。需要访问高地址空间时，首先通过设置相应的GPIO引脚或者通过数据线利用CPLD设置Flash的相应高地址线；然后再分别操作低位地址线进行读写，便可完成对高地址空间的读写。
4 EMIF并行Flash自启动
4．1 Flash自启动过程
在实电感器企业际应用中通常把代码和数据表存放在外部的非易失性存储器Flash中。TMS320C672X系列DSP片上的Bootloader工具只能将1KB的代码搬移到内部RAM。但是在通常情况下，用户应用程序的大小都会超过1 KB，所以需要在外部Flash的前1 KB范围内预先存放一小段程序，待片上Bootloader工具把此段代码搬移入内部并开始执行后，由此段代码将Flash中剩余的用户应用程序搬移入内部RAM中。Flash中前1 KB代码为二级Bootloader。系统上电或复位时，DSP内部固化的启动代码会自动将位于Flash地址空间(0x90000000～0x9FFFFFFF)开头的1 KB代码传输到RAM存储空间，这就是一次引导。很明显，一次引导的代码并不能满足绝大多数编程者对代码长度的要求，因此就需要二次引导过程。二次引导是将DSP一次引导的1 KB代码编写成一个搬移程序，搬移程序将用户的主程序搬移到高速RAM中，并且搬移完成后自动跳转至主程序入口处运行主程序。由于硬件设计中Flash的地址不连续，因此对高位地址线的控制需要在搬移程序中实现。图8为使用二级Bootloader的流程图。
二级Bootloader代码的编写必须使用汇编语言，因为在执行二级Bootloader时C的运行环境还未建立起来。
4．2 Flash的烧写方法
平面变压器厂家 | 平面电感厂家
基于单片机的交通灯设计一、 系统功能要求：1. 设计任务在一十字路口设置交通灯，并用单片机对其进行合理的控制。时间方向 控制要求白天 东西 绿灯 黄灯 红灯 南北 红灯 绿灯 黄灯 晚上 东西 黄灯 南北 红灯2.总体设计
[稳压电源]07年全国电子设计大赛开关电源的疑惑首先，我是新手，准备今年参加2013年的电子设计大赛。 我跟我的几个队友准备先自己做一下07年的开关电源，但是不知道怎么入手。 在网上查了一下资料，对于器材的选择五花八门。 我的意见是使用开关电源控制芯片SG3525，单片机C8051F020等，但是至于具体用法还是不懂。 希望能得到一些帮助。 新手笔卓，非喜勿喷！谢谢。 满意回复+10jjeemm77
多天线多载波的数字上下变频的FPGA实现概述数字上变频/下变频（DUC/DDC， digital up convert/ digital down convert）是数字中频设计的重要组成部分，其功能是将基带信号经过内插滤波后变到中频的频率