捷联惯性组合导航系统的工程设计
数据采集部分的功能之一是将加速度计和陀螺仪输出的模拟信号转换为数字信号，并将这一数字信号送入导航计算机。为提高系统的精度，在A／D转换前要先将加速度计和陀螺仪输出的信号进行放大，通过减法电路和低通滤波电路进行调理，然后再通过FPGA控制AD1258进行转换。读取转换数据，利用FPGA内部逻辑设计FIR数字滤波器，将处理后的数据送入FPGA内部的双口RAM，向主CPU发出数据准备好中断。这些由FPGA控制，保证了PC104实时处理和接收到的数据。用FPGA这种纯硬件结构实现的数据采集系统比用MCU等器件用软件控制的数据采集系统速度快，且容易修改。
采集模块的另一个功能是进行GPS数据采集。GPS输出经度、纬度和速度等信息。设计采用Jupitre21 GPS OEM模块，体积小、重量轻、功耗低，首次定位和重新捕获时间短，具有强大的抗干扰、抗遮挡能力。OEM板的输入、输出格式均按RS232串口通信协议，设定为8个数据位，1个起始位，1个停止位，无奇偶校验。GPS接收机数据输出通过RS-232串行口，它信号输出的频率比较低，大约每秒更新一次，接收的数据要完成解码才能用于组合系统的修正。本系统用FPGA实现RS232接口，用于接收GPS的数据。
2．2 导航解算模块
导航解算模块是捷联惯性组合导航系统的核心。该部分的功能主要完成姿态矩阵的即时修正、位置姿态信息的求功率电感器取和卡尔曼滤波等运算。要求导航计算机对浮点数据的处理能力强，并且整个导航计算中涉及大量的矩阵计算，运算量较大。PC104采用中断机制工作，需要处理FPGA数据准备好中断请求、导航计算、滤波计算。
2．3 FPGA和PC104之间的通信
设计采用两个控制器结构，PC104要进行导航解算，就要将FPGA采集处理后的数据接收。若通过FIFO来传递数据，由于FIFO的先进先出原则，则存在一个采用频率和解算速率的配合问题。而系统又要求较好的实时性，即每次要进行解算都能立即得到最新的实时数据。双口RAM方式无论是通信速率还是硬件实现的难易程度上都是处理器问高速通信的最佳选择。系统采用双口RAM实现FPGA和PC104之间的数据共享。
双口RAM存储器具有两套独立的读写控制线、地址线和数据线。可以自由访问，互不干扰。用FPGA实现双口RAM的功能可以较好地解决并行性和速度问题，而且其灵活的可配置特性使得基于FPGA的双口RAM易于进行修改、测试及系统升级，可降低设计成本，缩短开发周期，减小了导航计算机的体积。因此本设计直接采用FPGA构建双口RAM，同时进行读写操作控制。PC104总线上的I／O地址范围为0000H～FFFFH，选取地址段0200H～027FH作为双口RAM的地址段，共128个地址单元。FPGA与PC104引脚电平不同，FPGA的I／O口供电电压为3．3 V，PC104的总线为5 V TTL电平。因此，为使系统安全稳定地工作，需要一个电平转换器件。在PC104和FPGA之间使用起电平转换作用的CPLD，同时由它产生地址译码电路。
3 软件设计
软件设计以满足导航参数解算为主，采集模拟的惯性测量器件及GPS数据，通过双CPU之塑封电感间的软硬件形成呼叫和应答机制。由FPGA负责加速度计和陀螺仪输出信息的采集及数据处理，采用FPGA接收读取GPS的数据；PC／104工控机负责对FPGA采集到的数据进行解算。对控制采样及数据处理模块的软件设计主要是控制A／D转换，构建内部存储器、数字滤波器和串行接口等，采用硬件描述语言Verilog工字电感器 HDL。组合系统的解算由PC104完成，对PC104的软件设计采用C语言在DOS系统下在Turbo C中编写，导航解算应有不同的解算周期。因此，导航计算机系统软件设计分为FPGA软件和PC／104主控系统软件两部分。
3．1 FPGA软件设计
FPGA是按照主CPU的指令来执行功率电感器对加速度计的数据采集和数据处理任务，然后将预处理的结果写入双端口RAM，供PC／104使用。FPGA内部的逻辑块包括时钟、A／D控制器、数字滤波器、双口RAM、接口单元等。数字滤波器的设计直接采用设计好的FIR平面变压器厂家 | 平面电感厂家
基于DSP的MP3解码系统设计随着数字视频和图像处理的发展,数字音频技术也正在提高,尤其是以ISO/IEC为基础的MPEG技术。MP3是MPEGAudioLayerⅢ的缩写,它是Hi-Fi级音频压缩的国际标准。目前,市场上的MP3
433射频的小问题请各位大神赐教。 本人小白一枚，最近在学习射频知识。有一个遥控器按下按键没有波形产生，然后我改了一下参数，如图1（有的元件没有用到，所以电路改了下。原图如图3）。但是还是不行，波形比较
电源模块设计分析 电源模块是可以直接贴装在印刷电路板上的电源供应器 (参看图1)，其特点是可为专用集成电路（ASIC）、数字信号处理器 (DSP)、微处理器、存储器、现场可编程门阵列 (FPGA) 及其他数字或模拟负